智阅云书城 -电信网络中的PDH技术 人民邮电出版社
本书资料更新时间:2025-01-18 23:13:22

电信网络中的PDH技术 人民邮电出版社 电子书 pdf 百度云 下载 epub 2025 免费 mobi 在线

电信网络中的PDH技术 人民邮电出版社精美图片
》电信网络中的PDH技术 人民邮电出版社电子书籍版权问题 请点击这里查看《

电信网络中的PDH技术 人民邮电出版社书籍详细信息

  • ISBN:9787115446756
  • 作者:暂无作者
  • 出版社:暂无出版社
  • 出版时间:2017-09
  • 页数:暂无页数
  • 价格:134.70
  • 纸张:胶版纸
  • 装帧:精装
  • 开本:16开
  • 语言:未知
  • 丛书:暂无丛书
  • TAG:暂无
  • 豆瓣评分:暂无豆瓣评分
  • 豆瓣短评:点击查看
  • 豆瓣讨论:点击查看
  • 豆瓣目录:点击查看
  • 读书笔记:点击查看
  • 原文摘录:点击查看
  • 更新时间:2025-01-18 23:13:22

寄语:

新华书店正版,关注店铺成为会员可享店铺专属优惠,团购客户请咨询在线客服!


内容简介:

Thisbookisabasicworkspecializedonmoderndigitalcommunication,whichconsistsofplesiochronousdigitalhierarchy,digitalmultiplexingprinciple,essentialrealizationtechnology,relevantrecommendationsofITU,CCITT/TSSandtheapplicationdesignoftypicalengineeringproject.

Itisintendedforcommunicationengineersandtechniciansaswellasteachersandstudentsoftheuniversitiesandcolleges.


书籍目录:

Chapter 1 Introduction 1

1.1 DIGITAL MULTIPLEX CONCEPT 1

1.2 DIGITAL MULTIPLEX HIERARCHY 3

1.3 CCITT RECOMMENDATIONS 5

1.4 CONTENT OF THE BOOK 6

Chapter 2 Synchronous Multiplexing 7

2.1 SYNCHRONOUS MULTIPLEXING EQUIPMENT COMPOSITION 7

2.2 FRAME STRUCTURE 9

2.3 FRAME ALIGNMENT 11

2.4 SYNCHRONIZATION ACQUISITION METHOD 13

2.5 THE CODE TYPE OF FRAME ALIGNMENT SIGNALS 15

2.6 AVERAGE ACQUISITION TIME 16

2.7 OPTIMUM LENGTH OF FRAME ALIGNMENT SIGNAL 20

2.8 SYNCHROMIZATION STATUS PROTECTION 24

2.9 ACQUISITION PROCEDURE CHECKING 27

2.10 FRAME ALIGNMENT PROTECTION PARAMETERS 31

2.11 AVERAGE OUT-OF-FRAME TIME AND AVERAGE SYNCHRONIZATION TIME 34

2.12 THE BIT ERRORS OF SYNCHRONIZATION OUT-OF-FRAME 35

2.13 FRAME ALIGNMENT ACQUISITION/ MAINTENANCE LOGIC 37

2.14 GUARANTEEING THE SYNCHRONIZATION CIRCUMSTANCE 41

2.15 CCITT RECOMMENDATIONS 44

Chapter 3 Positive Justification 49

3.1 PLESIOCHRONOUS MULTIPLEX 49

3.2 PRINCIPLE OF POSITIVE JUSTIFICATION 50

3.3 BASIC FORMULA OF POSITIVE JUSTIFICATION 52

3.4 JUSTIFICATION DESIGN 54

3.5 JUSTIFICATION TRANSITION PROCESS 57

3.6 THE CHANGE RANGE OF THE READ/WRITE TIME DIFFERENCE IN A STABLE JUSTIFICATION PROCESS 61

3.7 CLASSIFICATION OF JUSTIFICATION TRANSITION PROCESS 64

3.8 BIT RATE RECOVERY DESIGN 66

3.9 PHASE-LOCK PARAMETERS DESIGN 69

3.10 VOLTAGE CONTROLLED OSCILLATOR DESIGN 73

3.11 BUFFER SIZE 76

3.12 CCITT Recommendations 78

Chapter 4 Impairment of Positive Justification 82

4.1 STUFFING JITTER 82

4.1.1 Physical Concept of Stuffing Jitter 82

4.1.2 Signal justification process justifying only q times in p frames 84

4.1.3 Justifying q times in p frames with a residue 88

4.1.4 The relationship between the number of code justification detectors and stuffing jitter 95

4.1.5 Distribution of stuffing jitter 99

4.2 STUFFING ERROR 104

4.2.1 Physical Concept of Stuffing Error 104

4.2.2 Calculation of stuffing error 104

4.2.3 Suppression of stuffing errors 109

Chapter 5 Positive/Negative Justification 111

5.1 THE PRINCIPLE OF POSITIVE/NEGATIVE JUSTIFICATION 111

5.2 JUSTIFICATION BY FIX ED DECISION CONTROL 113

5.3 ADAPTIVE JUSTIFICATION CONTROL 116

5.4 POSITIVE/NEGATIVE JUSTIFICATION CONTROL CIRCUIT 124

5.5 TRANSITION PROCESS OF JUSTIFICATION 126

5.6 PARAMETER DESIGN OF JUSTIFICATION 128

5.7 ENVIRONMENT DESIGN OF JUSTIFICATION 131

5.8 THE TECHNICAL APPLICATION OF THE POSITIVE/NEGATIVE JUSTIFICATION 135

5.9 EXAMPLE OF POSITIVE/NEGATIVE JUSTIFICATION DESIGN 136

5.10 CHARACTERISTIC COMPAISON OF JUSTIFICATIONS 142

5.11 RECOMMENDATION OF CCITT 143

Chapter 6 Positive/0/Negative Justification 145

6.1 CONCEPT OF POSITIVE/0/NEGATIVE JUSTIFICATION 145

6.2 THE PRINCIPLES OF DELTA CONTROLLED POSITIVE/0/NEGATIVE JUSTIFICATION 146

6.3 DIGITAL SMOOTH POSITIVE/0/NEGATIVE JUSTIFICATION PRINCIPLES 147

6.4 FRAME STRUCTURE 149

6.5 JUSTIFICATION AND RECOVERY CONTROL 153

6.6 JUSTIFICATION TRANSITION PROCESS 156

6.7 DIGITAL SMOOTH 162

6.8 PULSE SMOOTHLY PRINCIPLE OF WEST GERMAN PCM30D 163

6.9 AUSTRALlA 2/8Mbit/s MULTIPLEXER PULSE SMOOTH PRINCIPLE 166

6.10 ENGINEERING APPLICATIONS OF POSITIVE/0/NEGATIVE JUSTIFICATION 169

Chapter 7 Measurement Techniques of Justification 170

7.1 MEASUREMENT OF STUFFING JITTER 170

7.1.1 Characteristics of stuffing jitter 170

7.1.2 Measurement range and precision requirement 172

7.1.3 Measurement equipment 173

7.1.4 Measurement method 176

7.1.5 Example of measurement 181

7.2 MEASUREMENT OF MULTIPLEX CODE ERROR 183

7.2.1 Characteristics of multiplex code error 183

7.2.2 Requirements of code error meter 184

7.2.3 Design of Special code error meter 186

7.2.4 Design of analog channel 189

7.2.5 Example of measurement 190

7.3 MEASUREMENT CHARACTERISTICS OF THE PHASE-LOCKED LOOP OF THE CODE RECOVERY 192

7.3.1 Tracing error measurement 192

7.3.2 Measurement of jitter suppression characteristics 194

Chapter 8 Frame Adjustment Principle 195

8.1 GENERAL 195

8.2 FRAME REGULATION CATEGORIES 198

8.3 THE WORKING PRINCIPLE OF PRE-BUFFER FRAME REGULATOR 199

8.4 2048kbit/s FRAME REGULATOR DESIGN 203

8.5 THE ADDITIONAL FUNCTION OF FRAME REGULATOR 210

Chapter 9 PDH/SDH Interface 211

9.1 GENERAL 211

9.2 HIGHER ORDER GROUP SDH 211

9.3 THE GENERAL ARRANGEMENT OF PDH/SDH INTERFACE 214

9.4 THE ARRANGEMENT DESIGN FOR C-4 TO ENTER STM-1 217

9.5 THE ARRANGEMENT DESIGN FOR C-3 ENTERING STM-1 221

9.6 THE ARRANGEMENT DESIGN FOR TUG ENTERING HIGH ORDER VC 224

9.7 BASIC CONTAINER ENTERING TUG 227

9.8 STM-N MULTIPLEXING 231

9.9 PAYLOAD CONTAINER INTERFACE IN CCITT REC 234

9.10 THE IMPROVED DESIGN OF PAYLOAD CONTAINER INTERFACE 240

Chapter 10 Anti Fading Frame Synchronization 248

10.1 THE PRINCIPLES OF ANTI FADING FRAME SYNCHRONIZATION 248

10.2 FRAME SYNCHRONIZATION AVERAGE KEEPING TIME 253

10.2.1 Scheme (1) 253

10.2.2 Scheme (2) 255

10.2.3 Scheme (3) 257

10.2.4 Scheme (4) 261

10.2.5 Scheme (5) 265

10.2.6 Scheme (6) 269

10.3 FRAME LOSS AVERAGE KEEPING TIME 273

10.3.1 Frame Loss deciding Time 273

10.3.2 Frame Synchronization Search Time 275

10.3.3 Frame Synchronization Deciding Time 278

10.3.4 Frame Synchronization Reset Delay 285

10.3.5 Frame Loss Keeping Time 286

10.4 COMPARISON OF FRAME SYNCHRONIZATION SCHEMES 286

10.4.1 Frame Synchronization Average Keeping Time 286

10.4.2 Frame Loss Average Keeping Time 289

10.4.3 The Synthetical Criterion of the Frame Synchronization System 293

Chapter 11 Engineering Application Design 296

11.1 GENERAL PLESIOCHRONOUS GROUP MULTIPLEX DESIGN 296

11.1.1 Elementary Parameters Design 296

11.1.2 Transition Process Design 300

11.1.3 Frame Loss Probability and Search Characteristics Design 300

11.1.4 Partition of the Basic Units 301

11.1.5 Design Examples 302

11.2 STANDARD/NON-STANDARD RATES TOLERANCE DESIGN 307

11.2.1 Introduction 307

11.2.2 Transmission of Non-Standard Binary Digits through Standard Channels 308

11.2.3 Design Examples 309

11.2.4 Compatible Multiplex of Different Tributary Rates 310

11.3 PLESIOCHRONOUS/SYNCHRONOUS COMPATIBLE DESIGN 313

11.3.1 Introduction 313

11.3.2 Instruction Justification Compatible method 313

11.3.3 Mult Fixed Control Compatible Method 316

11.4 2/34Mbit/s MULTIPLEX DESIGN 320

11.4.1 2/34Mbit/s Multiplex Scheme Comparison 320

11.4.2 Model B 2/34Mbit/s Multiplexer Design 323

11.4.3 CCITT Recommendations 329

11.5 DESIGN OF BRANCH IN GROUP TRUNK TRANSMISSION 329

11.5.1 Introduction 329

11.5.2 Trunk Branch Simplified Scheme One 331

11.5.3 Trunk Branch Simplified Scheme Two 331

11.5.4 Trunk Branch Simplified Scheme Three 332

11.5.5 Design of Branch Control Signals 335

11.5.6 Function Supplement 337

11.5.7 CCITT Recommendations 339

11.6 INTERNETWORK MULTIPLEX DESIGN 341

11.6.1 2048-6312kbit/s Interconnection Multiplex Design 341

11.6.2 44 736-139 264kbit/s Interconnection Multiplex Design 343

11.7 SUBGROUP MULTIPLEX DESIGN 346

11.7.1 Subgroup Rate Selection 346

11.7.2 Subframe Structure Arrangement 349

11.7.3 Examples of Subgroup Frame Structure Design 355

11.8 ISDN USERS/NETWORK INTERFACE MULTIPLEX DESIGN 360

11.8.1 2B+D Interface Multiplex Design 360

11.8.2 2048kbit/s Primary Interface Multiplex Design 362

11.8.3 Multiplex Design of Entering 64kbit/s Channel 363

11.8.4 Multiplex Design of X1 Rate Entering 8/16kbit/s 363

11.8.5 Design of V Rate Multiplexed into Middle Rate 366

11.9 DESIGN OF MULTIPLEX SYSTEM MAINTENANCE 371

11.9.1 Introduction 371

11.9.2 Maintenance Principles 371

11.9.3 Multiplexer Maintenance Requirements 373

11.9.4 System Consideration of Maintenance Design 375

11.9.5 Examples of Maintenance Design 376

Bibliography 382

出集出版后记 386


作者介绍:

孙玉,1962年毕业于清华大学,后被分配到中国电子科技集团第54研究所工作至今。其间,从事军事通信设备研制和通信系统总体工程设计;领导创建了电信网络专业和数字家庭专业;出版电信科技著作13部。1995年当选中国工程院院士。现任,国防电信网络重点实验室科技委主任;兼任,中央军委科技委顾问。


出版社信息:

暂无出版社相关信息,正在全力查找中!


书籍摘录:

暂无相关书籍摘录,正在全力查找中!



原文赏析:

暂无原文赏析,正在全力查找中!


其它内容:

暂无其它内容!


书籍真实打分

  • 故事情节:9分

  • 人物塑造:4分

  • 主题深度:5分

  • 文字风格:8分

  • 语言运用:3分

  • 文笔流畅:8分

  • 思想传递:3分

  • 知识深度:4分

  • 知识广度:8分

  • 实用性:9分

  • 章节划分:8分

  • 结构布局:8分

  • 新颖与独特:6分

  • 情感共鸣:9分

  • 引人入胜:6分

  • 现实相关:5分

  • 沉浸感:9分

  • 事实准确性:5分

  • 文化贡献:8分


网站评分

  • 书籍多样性:6分

  • 书籍信息完全性:9分

  • 网站更新速度:8分

  • 使用便利性:9分

  • 书籍清晰度:7分

  • 书籍格式兼容性:8分

  • 是否包含广告:4分

  • 加载速度:4分

  • 安全性:8分

  • 稳定性:7分

  • 搜索功能:8分

  • 下载便捷性:5分


下载点评

  • 已买(331+)
  • 无多页(359+)
  • 体验差(120+)
  • 可以购买(254+)
  • 书籍完整(550+)
  • 排版满分(658+)
  • 值得下载(566+)
  • 服务好(144+)
  • 速度快(348+)
  • 下载快(168+)
  • 差评少(366+)
  • 博大精深(63+)
  • 中评多(600+)

下载评价

  • 网友 詹***萍: ( 2024-12-28 08:19:06 )

    好评的,这是自己一直选择的下载书的网站

  • 网友 游***钰: ( 2024-12-21 03:22:38 )

    用了才知道好用,推荐!太好用了

  • 网友 晏***媛: ( 2025-01-14 00:17:11 )

    够人性化!

  • 网友 谭***然: ( 2024-12-25 07:21:45 )

    如果不要钱就好了

  • 网友 隗***杉: ( 2024-12-26 03:15:36 )

    挺好的,还好看!支持!快下载吧!

  • 网友 仰***兰: ( 2025-01-06 01:21:34 )

    喜欢!很棒!!超级推荐!

  • 网友 常***翠: ( 2025-01-08 11:01:23 )

    哈哈哈哈哈哈

  • 网友 堵***洁: ( 2025-01-09 13:33:28 )

    好用,支持

  • 网友 訾***雰: ( 2024-12-22 13:44:09 )

    下载速度很快,我选择的是epub格式

  • 网友 孙***夏: ( 2025-01-10 06:53:17 )

    中评,比上不足比下有余


随机推荐